2022年3月3日，AMD、ARM、Advanced Semiconductor Engineering, Inc. (ASE)、谷歌云、英特尔、Meta、微软、高通、三星和台积电等联合推出小芯片生态系统互联标准Universal Chiplet Interconnect Express（UCIe），并同步推出1.0版本的UCIe标准规范，其目标是制定标准，简化芯片相关设计流程，促进来自不同芯片制造商的小芯片之间的完全互联，且允许芯片制造商混合搭配小芯片，打造一个完整且兼容的生态系统。

UCIe 标准芯片由一堆第三方逻辑块构建而成，所有的逻辑块都通过UCIe规范连接在一起。

UCIe 使用现有的PCI Express (PCIe)标准或相关的Compute Express Link(CXL)接口传输数据。从本质上讲，芯片制造商可以从一家公司获取 CPU 内核，从另一家公司获取图形内核，从第三家芯片公司获取 WiFi 模块或 5G模块，然后运用UCIe规范协议，就像拼乐高积木一样将它们在芯片层面组装在一起。

什么是“Chiplet”

小芯片（Chiplet）设计将是延续摩尔定律的关键。

小芯片（Chiplet）是一种包含明确定义功能子集的微型集成电路，是组成更大集成电路（如计算机处理器）的处理模块的一部分。小芯片不是在固定内核需求数量的单片硅上制造处理器，而是允许芯片制造商采用多个较小的芯片封装成更大的集成电路。

众所周知，小芯片不但能在单个封装中使用不同类型的工艺节点还可降低成本，因为随着摩尔定律的减弱，芯片制造商正在努力解决越来越困难的半导体尺寸缩放问题。小芯片的长期愿景是芯片厂商可以开发自己的专用芯片，然后与其他公司现成的芯片设计配对组合，达到降低成本的同时也能加快产品上市时间。

然而，由于小芯片之间缺乏标准互联规范，导致现有的小芯片不能与其他专用芯片配对使用，且该行业长期以来缺乏对小芯片组互联设计的标准化验证，使得小芯片生态系统很难实现。

UCIe 是一种分层协议，分为物理层和协议层，D2D适配器。

物理层列出了小芯片将用于相互通信的电信号标准，以及物理通道的数量和支持的凸起间距。

协议层定义了覆盖在这些信号上的更高级别的协议，以提供必要的功能集。然而，该规范没有涵盖的是用于提供小芯片之间物理连接的封装/桥接技术。

D2D 适配器为链路状态管理和小芯片之间的参数协商提供了基础，还负责通过 CRC 和链路级重试为额外的数据可靠性保护提供可选支持。

UCIe 1.0规范很大程度上只是一个”起点“标准，随着芯片封装等技术的更新迭代，未来UCIe规范也将不断被完善，通过标准化方式定义小芯片甚至管理小芯片，进一步实现小芯片互联生态系统。